基于应力集中优化的高可靠性半导体器件及其制备方法


芯联集成电路制造股份有限公司申请了一项名为“半导体器件及其制备方法”的专利(公开号:CN202410454944.X),申请日期为 2024 年 4 月。

根据专利摘要,本发明提供了一种半导体器件及其制备方法。该方法包括:

  • 提供基底
  • 在基底上依次形成:第一振膜、第一支撑结构、背极板、第二支撑结构。其中,第一支撑结构由下至上依次堆叠第一至第 M 层第一支撑层;第二支撑结构由上至下依次堆叠第一至第 M 层第二支撑层。
  • 执行干法刻蚀工艺,刻蚀第二支撑结构和第一支撑结构,形成侧壁垂直的通孔
  • 执行湿法刻蚀工艺,刻蚀通孔侧壁,使通孔两端侧壁倾斜,中间侧壁垂直。通孔两端宽度大于中间宽度。
  • 形成支撑材料层填充通孔,形成支撑柱

该发明可改善器件应力集中现象,提高器件可靠性。

基于应力集中优化的高可靠性半导体器件及其制备方法

相关文章推荐阅读:
  • 这五类突出问题,将被集中整治!
  • 博士毕业去向:近五年数据透析
  • 基于图像处理的永磁同步电机自动测试方法及装置
  • 元祖股份小股东户数锐减 股权集中度进一步提升
  • 珠江钢琴(002678)龙虎榜数据(07-17):投资者热衷
  • 重庆生物医药产业再添重磅 加码布局谋产业新篇
    上一篇 2024年07月24日
    皖能电力暴跌撼动市场 7 月 17 日盘中跌幅高达 5%
    下一篇 2024年07月24日
    版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 1094474542@qq.com 举报,一经查实,本站将立刻删除。

    相关推荐